Google TPU overview
· 2 min read
Обзор технологии TPU и линейки Google TPU v1-v7
Введение
Так выглядит PCIe плата для V1
Линейка v1-v7
v2 на плате по 4шт в 0.5U сервере
v2 vs v3
v3
v4
А так выглядит силикон. Слева - 3D сборка TPU v4. Сам чип - в центре. По бокам 4 блока - это HBM2 RAM, которая подключается к TPU через широкие 1024-битные шины на общей подложке-интерпозере.
Сетевая топология
Pod и деплой
Training pod и разбиение на слайсы
V5 Training Pod для инференса
Типовой деплой TPU где-то в Google DC
